Évek óta a rendszerchip (SoC) tervezés jelenti az utat a magasabb integrációs szint felé. Ezt az irányt bizonyos mértékben az iparág igénye határozta meg, amely egyre kisebb és gyorsabb eszközöket igényel, miközben meg kell őrizni a kiváló energiahatékonyságot. Bár az egyes chipek több funkcióval való ellátása hozzájárult ezeknek az igényeknek a kielégítéséhez és egyszerűsítette a rendszertervezést, a dolgok egyre összetettebbé válásával és a gyártási csomópontok egyre nagyobb specializálódásával ez a megközelítés kezd elérni a korlátait.
A chipletek egy másik utat kínálnak a jövő felé: a monolitikus tervezést moduláris építőelemekre bontják, amelyek egyetlen egységbe integrálhatók. Ezek az integrált eszközök a diszkrét integrált áramkörökből (IC-k), valamint az egyszerűbb alkalmazásspecifikus integrált áramkörökből (ASIC) vagy alkalmazásspecifikus szabványos termékekből (ASSP) fejlődtek ki az egyre összetettebb rendszerchipek felé. Az ASIC-eknek, az ASSP-knek és a SoC-knek egy közös vonásuk van: mindegyiket egyetlen szilíciumlapon, egyetlen félvezető-gyártási eljárás alkalmazásával állítják elő.
Ez a megközelítés egyértelmű előnyökkel járt – például kisebb méretet és rövidebb piacra lépési időt eredményezett –, ugyanakkor új hátrányokat is magával hozott, amelyek a technológia fejlődésével egyre szembetűnőbbé váltak. A különböző szellemi tulajdonelemek (IP) egyetlen egységbe történő összeillesztésének folyamata összetett, és ez az összetettség növekszik, ahogy egyre nagyobb és bonyolultabb funkciókat építenek be a rendszerchipekbe.
Nincs garancia arra, hogy a kívánt IP-blokk elérhető lesz és optimalizálva lesz a megadott gyártási csomópontra, ami késleltetheti az optimalizálást, vagy kompromisszumot igényelhet egy másik IP-blokk kiválasztása érdekében, hogy a projekt üteme szerint haladjon. Mivel az integrált áramköröket egy adott gyártási folyamat segítségével, egyetlen csomóponton gyártják, ha egy fejlesztő olyan IP-blokkot integrálna, amely más folyamatot igényel (pl. egy tápáramkört), akkor az egész chipet a nagyobb csomóponton kellene gyártani. Ez rontaná a digitális részek teljesítményét, és sokkal kevésbé lenne hatékony.
Ahogy egyre több funkció kerül beépítésre, a hozam csökken, mivel egyetlen hiba is a szilíciumlapka nagyobb részét használhatatlanná teheti, ami növeli a költségeket. Ugyanakkor az új technológiák – mint például a széles sávszélességű félvezetők, köztük a szilícium-karbid (SiC) és a gallium-nitrid (GaN) – nem integrálhatók könnyen a hagyományos monolitikus rendszerchip tervezésekbe, ami korlátozza a hatékonysági és teljesítménybeli előnyeik teljes kihasználásának lehetőségét.
A chiplet megoldás a korlátokra
Ezek a hátrányok lelassították a SoC-k tervezési folyamatát és megdrágították azokat, de ez nem gátolta meg széles körű elterjedésüket, mivel az általuk nyújtott előnyök végső soron felülmúlják a hátrányokat. Ezek a korlátok a chipletek kifejlesztéséhez vezettek, amelyek a rendszerintegráció alternatív megoldását jelentik.
A chipletek különböző chipeket egyesítenek egyetlen tokban. Lehetővé teszik, hogy különböző gyártási csomópontokon előállított IP-blokkokat egyetlen tokba integráljanak. A funkciók kisebb, egyszerűbb chipekre való felosztása javítja a kihozatalt, és nagyobb rugalmasságot biztosít a tervezőknek az összeállítás során. Ez a megközelítés emellett lehetővé teszi olyan technológiák integrálását is, amelyek beépítése a fejlett gyártási csomópontokba nehézségekbe ütközik, ideértve a széles sávszélességű teljesítményeszközöket és a fotonikát is.
A magasabb hozamok által lehetővé tett alacsonyabb költségek mellett a chipletek csökkentik az új üzleti területekre való belépés korlátait. Bizonyos esetekben az újra felhasználható IP-k révén a kezdeti tervezési költségeket is csökkenthetik. A szervezetek kiválaszthatják a számukra szükséges IP-blokkokat, és a chipeket tokozásszintű összeköttetéssel, például egy interposer segítségével kapcsolhatják össze (1. ábra). Ezenkívül a már bevált, bizonyos iparágakra vagy funkciókra vonatkozó követelményeknek megfelelő chipek használata jelentősen leegyszerűsíti az akkreditációt (pl. az ISO 26262 követelményeknek való megfelelés, beleértve az autóipari biztonsági integritási szinteket (ASIL-ek)).
A chipletek használata emellett segít minimalizálni a tervezési kockázatot a legmodernebb gyártási technológiák integrálásakor. Ezek a tervek drágák, általában alacsonyabb a hozamuk, és egy teljes SoC kialakításakor rendkívül időigényesek. A chipletek lehetővé teszik a tervező számára, hogy a legújabb gyártási technológiákat csak ott alkalmazza, ahol az szükséges és a legelőnyösebb. A tervben szereplő többi chiplet megbízható, bevált és olcsóbb csomópontokat használhat a teljesítmény, a méret, a hatékonyság és a költség optimális egyensúlyának biztosítása érdekében.
Például egy chiplet-terv tartalmazhat a legújabb, legnagyobb teljesítményű technológiával készült mesterséges intelligencia (MI) gyorsítókat, egy GaN energiaelosztó chipletet a hatékony energiaellátás érdekében, szabványos kommunikációs chipleteket régebbi geometriákon a bevált megoldások kínálása és a költségek elfogadható szinten tartása érdekében, valamint nagy sűrűségű 3D memória chipleteket a helymegtakarítás és a teljesítmény növelése érdekében. Egy ilyen kialakítás egy teljes rendszert jelentene egyetlen tokban, ami monolitikus chipen soha nem valósítható meg (2. ábra).
A chiplet-alapú tervezés megkönnyíti a termékváltozatok létrehozását és a teljesítménynövelést is, amikor új chipletek válnak elérhetővé. Ha a fejlesztőcsapatok saját IP-t fejlesztenek, a funkciókat chipletek között oszthatják meg, így párhuzamos fejlesztést tesznek lehetővé és lerövidítve a teljes tervezési időt.
Bár az elmélet ideálisnak tűnik, a gyakorlatba való átültetése gyakran sokkal nehezebb. Kezdetben jelentős akadályok merültek fel, többek között a chipletek közötti kommunikáció terén. Ahhoz, hogy a chiplet-alapú megoldások versenyképesek legyenek, a kommunikációs teljesítménynek – különösen a sebességnek és a késleltetésnek – összehasonlíthatónak kellett lennie a SoC-kben az IP-blokkok közötti integrált kommunikáció teljesítményével.
Ez a követelmény különösen igaz a chiplet-forradalom kezdetén. Kezdetben az ötletet nagyobb multinacionális vállalatok, például az Intel és az AMD dolgozták ki olyan ügyfelek számára, mint a Google és a Meta, amelyek jelentős összegeket fektettek be a mesterséges intelligenciába. Ezek a szervezetek rendelkeznek a mérnöki szakértelemmel, az idővel, a pénzügyi erőforrásokkal és a szellemi tulajdonú könyvtárakkal ahhoz, hogy saját módszereket dolgozzanak ki a chiplet-alapú tervek megvalósítására. A szélesebb piac eléréséhez és a chipletek teljes potenciáljának kiaknázásához azonban szabványosításra volt szükség, különösen a nagy sebességű, alacsony késleltetésű összeköttetések esetében, amelyek zökkenőmentes kommunikációt tesznek lehetővé a különböző gyártási folyamatok alapján készült chipletek között.
Ennek elérése érdekében egy félvezetőgyártókból és nagyvállalati ügyfelekből álló csoport konzorciumot hozott létre egy nyílt szabvány kidolgozása céljából, amely a nagy sebességű, alacsony késleltetésű chiplet-kommunikációt szolgálja. Ezen együttműködés eredményeként 2022-ben bevezették az Universal Chiplet Interconnect Express (UCIe) szabványt. Az UCIe meghatározza a fizikai réteget és a chipek közötti adaptert, valamint azokat a protokollrétegeket, amelyek lehetővé teszik a chipletek számára a gyakran használt protokollokhoz, például a Compute Express Link (CXL) és a PCIe elérését. A konzorcium mára több mint 140 tagvállalattal bővült, és a szabvány folyamatosan fejlődik.
2,5D és 3D chipletek összehasonlítása
Míg az olyan szabványok, mint az UCIe, a chipletek közötti kommunikációt szabályozzák, a chipletek fizikai integrálása további tervezési szempontokat vet fel.
Jelenleg két fő típusú chiplet-alapú SoC-tervezés létezik: a 2,5D és a 3D. A 2,5D-kialakításnál a chipleteket általában vízszintesen, egymás mellé helyezik el egy szilícium-közbeiktatón, amely biztosítja a kommunikációhoz szükséges sűrű vezetékes összeköttetéseket. A 3D-kialakításnál a chipleteket egymásra rakják – vertikális integráció.
Minden megközelítésnek megvannak a maga előnyei és hátrányai. A 2,5D technológia során a különböző chipeket egymás mellé helyezik el egy közös, ultra-vékony szilícium hordozórétegre (úgynevezett interposer-re), ami kiszámíthatóbb hőviselkedést eredményez. Az architektúra tervezése, tesztelése és gyártása is egyszerűbb, mint a 3D-s megoldásoké, és az ellátási lánc is kiforrottabb. Nagyobb rugalmasságot biztosít a különböző gyártási csomópontok támogatásában, így kiválóan alkalmas nagy teljesítményű számítástechnikai alkalmazásokhoz, nagy hálózati SoC-khez és mesterséges intelligencia-gyorsítókhoz. Az interposer használata azonban megnövelheti a költségeket, és bonyolultabbá teheti az útválasztást.
A 3D-s megvalósításokban a chipleteket függőlegesen egymásra helyezik, és átmenő szilícium-átvezetésekkel (TSV-k) vagy hibrid kötéssel kapcsolják össze őket (3. ábra).
Mivel a réteges felépítés csökkenti az összekötő távolságot, ezáltal nagyobb teljesítményt, alacsonyabb késleltetést és jobb energiahatékonyságot tesz lehetővé. Ugyanakkor a réteges felépítés hőelvezetési kihívásokat is jelent, mivel a hő elvezetése a függőleges chipek között nehezebbé válik. E kihívások ellenére a 3D-s chipletek egyre nagyobb teret nyernek a kompakt, nagy teljesítményű alkalmazásokban, például a perifériás eszközökben, az alacsony fogyasztású számítási modulokban, valamint a mobil, kiterjesztett valóság (AR) és virtuális valóság (VR) rendszerekben.
Következtetés
A chipletek gyakorlati megoldást kínálnak, mivel a monolitikus SoC-tervezés egyre több korláttal szembesül. Az a képességük, hogy különböző gyártási folyamatokra optimalizált, jobb hozamú chipeket egyesítenek, miközben támogatják a moduláris fejlesztést, alkalmassá teszi őket a bonyolultabb rendszerkövetelmények kielégítésére. Mivel ezek a követelmények folyamatosan növekednek, a chipletek jó eséllyel a következő generációs félvezető rendszerek alapvető elemeivé válnak.
Mouser Electronics
Félvezetők és elektronikai alkatrészek világszerte engedélyezett forgalmazója.
